TD软件对于LVDS的支持不是通过原语来实现的,在.v/.hdl文件顶层和单端IO一样,在ADC引脚文件约束中选定P管脚对应的电平为LVDS/LVDS-E,TD软件会自动约束对应的N端管脚。
,根据SERDES UG文档描述,您提到的3.1104G是在支持速率范围的。
您好,可以实现的。在使用软件下载时 td cosole会显示对应的tcl语句,可以对应的tcl语句做成一个脚本,然后通过命令行运行。
如附件是一个典型的批处理脚本参考。
将差分管脚的P端在顶层设置为输入信号如:
input lvds_p,
约束该管脚lvds_p,选择电平标准为LVDS25\LVDS18等符合实际场景的标准
界面中可以看到差分对已经被自动绑定,约束完成后,用户逻辑直接将lvds_p作为单端信号使用即可
安路科技针对不同系列器件提供了原语手册,方便用户例化使用,路径如下:
官网->服务支持->工具与资料下载->器件(如EF2)->使用指南->UG401_ELF2 Series FPGA Libraries Guide for HDL Designs
参考官网->销售与经销商,咨询产品购买相关信息
syn_ip_flow的功能不区分具体器件型号,由于软件版本差异可能导致生成的网表不兼容,所以建议添加al_map_basic.v补充网表中的原语
您好,如果使用ADC的话就必须使用外部VREF引脚。ADC0, ADC1的VREF引脚是独立提供的,不能共用一个。