你好,
ADC文件里IO位置只需要约束P端位置,RTL代码里input/output端口只需要例化P端。
例如:
RTL里例化:
input wire rx_lvds_d_p,
ADC文件里指定位置:
set_pin_assignment { rx_lvds_d_p } { LOCATION = B2; IOSTANDARD = LVDS33; }
您好,ERAM的仿真模型是直接存放在安装路径下的SIM目录的,但大多数模型都是加密了的,可能无法阅读和修改,感谢。
您好,我们的SPI FLASH 引脚可以通过逻辑访问, 您可以使用DSP连接FPGA的IO,再通过内部逻辑将IO与SPI FLASH引脚IO连接到一起,实现FLASH的访问。
您好,EF2L15LG100的默认PULL UP/PULL DOWN电阻大概是20K大小,需要根据DSP端是否三态(无上下拉),评估20K电阻的上下拉能力是否足够。CPLD如果没有加位流,上电后IO默认是弱上拉状态。
您好,请参考文档UG301 , UG401, UG910等各系列器件的原语说明文档。
您好,报此错应该是ERAM的初始化文件(MIF, DAT)的宽度或者深度与ERAM设置不匹配所报的错,请检查MIF/DAT里的数据设置。
您好,我们的PH1A90, PH1A100, PH1A180, PH1A400等有SERDES的器件都可以用于光口传输。