FAQ专区

  • 陈成
    2023-10-28 10:41:38
    如何获取ERAM的仿真模型
    官方回复:

    您好,ERAM的仿真模型是直接存放在安装路径下的SIM目录的,但大多数模型都是加密了的,可能无法阅读和修改,感谢。

  • 黄昊贤
    2023-10-27 15:32:16
    烧入程序检测不到外设 EZ-USB/FX2没有安装 找资源找不到 请问您有嘛
    官方回复:

    您好,请问您有在设备管理器中安装下载器的驱动没?下载器的驱动位于安装路径下的driver目录。

  • 刘畅
    2023-10-26 08:26:06
    ef2l45lg144b 时钟使用100mhz 器件工作正常吗 最大支持多大的频率
    官方回复:

    您好,EF2器件可以支持100M工作频率,  该器件的最大工作频率在数据手册中有对应描述,支持到150M以上是比较常见的,但具体能支持多少频率还跟用户的代码写法有关,需要以软件最终综合报出时序结果为准。

  • 张先生
    2023-09-25 13:59:03
    您好,请问贵司是否有FPGA在线升级的技术方案和demo,我司准备使用DSP的SPI接口连到FPGA,通过SPI对EF2L15系列器件进行在线升级
    官方回复:

    您好,我们的SPI FLASH 引脚可以通过逻辑访问, 您可以使用DSP连接FPGA的IO,再通过内部逻辑将IO与SPI FLASH引脚IO连接到一起,实现FLASH的访问。

  • 郭孝建
    2023-09-22 09:44:19
    elf3内部时钟精度多少
    官方回复:

    您好,EF3内部的OSC有最大正负30%的频差。

  • 杨强
    2023-09-20 16:12:57
    请问eg4s20ng88内部有时钟晶振吗,有的话频率是多少
    官方回复:

    您好,内部OSC是有的,该OSC的频率大概290M,但器件个体之间最大有正负30%的频差。所以该时钟只能用在对频率要求不高的场景。

  • 2023-09-13 12:20:08
    请问,td安装目录下arch文件中的al_lmacro.v文件有解析么,使用该模块是实现什么功能的
    官方回复:

    您好,对于原语的行为说明请参考我们的文件,image.png,该文件在官网可以下载。

    UG910_PH1A Series FPGA Libraries Guide for HDL Designs.zip


  • 仇鹤
    2023-09-13 09:59:05
    EF2L15LG100B这款CPLD和DSP的GPIO互连,没有外接上拉电阻,在DSP中对互连的GPIO软件设置上拉,没有测量到高电平,请问CPLD上电默认电平什么状态?想要高电平一定要外接上拉电阻么?
    官方回复:

    您好,EF2L15LG100的默认PULL UP/PULL DOWN电阻大概是20K大小,需要根据DSP端是否三态(无上下拉),评估20K电阻的上下拉能力是否足够。CPLD如果没有加位流,上电后IO默认是弱上拉状态。

400-9268-368