返回官网

FAQ专区

搜索
已选条件：
  • 应用
移除所有
  • 刘春力
    2026-09-03 15:21:28
    我需要EG4S20器件相关的SDRAM参考例程，请提供，谢谢！
    官方回复：

    你好，SDRAM为普通的64Mb SDRAM，安路有相关例程，放在了官网，请注册并下载

  • 蒋旭峰
    2026-02-06 10:56:41
    目前我公司使用官方开发环境配合专用 USB-JTAG 下载线 来进行程序下载。
    安路是否提供JTAG 编程 DLL 或 API 库供用户直接在自己程序中调用下载流程，方便客户将下载功能集成到自己的软件中去？
    官方回复：

    你好，可以实现

    通过调用BW，使用TCL的方式实现

    操作相对比较复杂，请联系安路支持，根据需求做支持

  • 孙泽民
    2026-01-31 23:41:14
    eg4 芯片有asrc（异步频率采样转换） 功能设计吗，有个项目需要这个功能
    官方回复：

    你好，有相关的参考设计，可以使用AST ，支持125Mbps速率

    请找本地FAE或者销售获取

  • 二十一
    2025-10-09 17:50:10
    你好，我正在参加FPGA创新大赛，使用DR1板卡，但是NPU难以使用，请问是否有对应的文档或者示例工程代码可供参考，谢谢
    官方回复：

    你好，DR1有相关WIKI论坛，请在上面搜寻你需要的信息

    https://alwiki.anlogic.com/wiki/external/org/AzZaqNHH/#/page/SdAMW8ED/2LbyLqWe
    https://alwiki.anlogic.com/wiki/external/org/AzZaqNHH/#/page/SdAMW8ED/P8Xz9nVf

  • YYY
    2025-09-05 14:09:27
    我的硬件是MCU+EG4的结构，现在想通过MCU实现EG4的远程更新，可以提供相关的文档和例程吗？
    官方回复：

    你好，给你提供远程更新，主要实现方式

    1、网络或者串口接收数据流

    2、使用flash，对接收的数据，往flash里写入

    因为方式很多种，但是步骤都是上述1和2

  • tom_nong
    2025-07-28 15:49:30
    EG4D20EG176 串行从动模式加载bin 文件, done 管脚没有变高,在加载过程中INit 管脚没有报错,是啥原因?
    官方回复：

    你好，应该是还没加载完成，请在数据送完后，多给CLK 20个时钟周期以上，确认位流全部加载完成

  • 林其
    2025-05-30 17:54:52
    eg的fpga板子，输出pin脚，启动的瞬间有一个高电平输出，这个输出不是代码导致的。应该是一个虚电。需要怎么消除这个输出？外接下拉电阻需要多大才能消除？
    官方回复：

    器件受HSWAPEN控制，控制加载过程中的IO电平，如遇到有IO有瞬间高电平脉冲

    解决方式：IO约束，将 PackReg 设置为 LIMITED；同时在软件属性中auto_clear_en 的状态设置为 1 （disable）

  • hui xu
    2025-04-30 10:57:41
    EF2M45LG48B这款芯片XTAL脚可以不接晶振吗
    官方回复：

    可以使用内部的OSC，不用外边的晶振，该引脚可以不接

    FPGA任何全局时钟，都可以在FPGA内连接MCU的输入时钟

我要提问

400-9268-368