FAQ专区
搜索
-
林其
2025-05-30 17:54:52eg的fpga板子，输出pin脚，启动的瞬间有一个高电平输出，这个输出不是代码导致的。应该是一个虚电。需要怎么消除这个输出？外接下拉电阻需要多大才能消除？官方回复：器件受HSWAPEN控制，控制加载过程中的IO电平，如遇到有IO有瞬间高电平脉冲
解决方式：IO约束，将 PackReg 设置为 LIMITED；同时在软件属性中auto_clear_en 的状态设置为 1 （disable）
-
仇鹤
2023-09-13 09:59:05EF2L15LG100B这款CPLD和DSP的GPIO互连，没有外接上拉电阻，在DSP中对互连的GPIO软件设置上拉，没有测量到高电平，请问CPLD上电默认电平什么状态？想要高电平一定要外接上拉电阻么？官方回复：
您好，EF2L15LG100的默认PULL UP/PULL DOWN电阻大概是20K大小，需要根据DSP端是否三态（无上下拉），评估20K电阻的上下拉能力是否足够。CPLD如果没有加位流，上电后IO默认是弱上拉状态。
-
李翔
2023-06-27 11:14:30EF2L45LG144B如何配置输出IO为漏极开路？有没有类似于QuartusII中的OPNDRN？官方回复：
您好，我们的器件不支持真正的开漏，通常是通过三态关闭 + 外接上拉电阻来模拟开漏模式的，在代码中的写法如：assign o = sel?1'bz:1'b0
-
l刘畅
2023-03-30 10:59:36EF2和dsp协同时数据交换可以做成16位的吗官方回复：
EF2的单个DSP支持最大位宽是18X18，单个DSP可以支持16X16， 在数据位宽大于18后软件也会自动拼接实现。
400-9268-368