FAQ专区
-
大类：
-
小类：
-
使用Device Chain的SVF for SPI加载模式时，bg模式和rf模式有什么区别？
这两个选项的作用是不同的：
1. 勾选bg模式，烧写外部SPI Flash时，不中断当前FPGA里正在运行的逻辑功能；不勾选bg模式，烧写外部SPI Flash前，先停止当前FPGA里正在运行的逻辑。
2. 勾选rf模式，烧写外部SPI Flash完成后，会执行一条刷新指令，使FPGA立刻加载新的位流；不勾选rf模式，烧写外部SPI Flash完成后，不会执行刷新指令。
这里要注意的是，如果原有FPGA逻辑功能里会访问SPI Flash，即设置了persist_bit=0，就不能支持勾选bg模式的操作。
-
多片fpga组成jtag链的时候如何加载？
TD软件的Download工具暂时只支持单颗器件的JTAG加载。多片FPGA级联的情况，可使用TD软件的Device Chain工具，生成支持级联的SVF文件并进行加载。
-
ERAM用作简单双口RAM时，哪个信号可以作为wren使用？
可以使用cea信号作为wren使用。
-
安路CPLD的IO上下拉的阻值范围？
IO上下拉是通过电流源来模拟一个电阻，电流源的范围是35uA~250uA，典型值为100uA。上下拉电阻的阻值可以用V/I换算得到，例如VCCIO=3.3V：
– 阻值最小为3.3V/250uA=13.2K
– 阻值最大为3.3V/35uA=94.3K
– 阻值典型值为3.3V/100uA=33K
-
安路CPLD可以支持背景升级不？
可以支持。
在Device Chain工具中，勾选bg模式（即为背景设计模式），烧写外部SPI Flash时，不中断当前FPGA里正在运行的逻辑功能；而不勾选bg模式，烧写外部SPI Flash前，先停止当前FPGA里正在运行的逻辑。
-
安路CPLD的内部flash可以供用户读写不？
安路EF2、EF3系列器件中，合封了一块大容量SPI接口Flash，用于存储配置位流。位流未占用的部分，用户也可以读写访问。使用方法是在代码中例化一个原语引出SPI Flash的硬件接口，如EF2的原语如下：
module EF2_PHY_INTFLASH (
mosi_io0,
miso_io1,
wp_n_io2,
hold_n_io3,
cclk,
cs_n
);
inout mosi_io0; //PT6D
inout miso_io1; //PT23B
inout wp_n_io2; //PT20D
inout hold_n_io3; // PT9D
input cclk; //PT9B
input cs_n; //PT11D
endmodule
备注：通过原语访问SPI Flash，同时需要设置Properties->Generate Bitstream->Control Option中persist_bit=0。 -
安路CPLD支持热插拔不？
安路的EF2、EF3系列器件的绝大部分IO支持热插拔，但也有少数IO在热插拔设计时需要避开。
具体可以参考对应器件Datasheet中的热插拔部分。
-
安路产品有相关的硬件设计指南不？
为了帮助客户更快速、可靠地使用好FPGA，安路绝大部分器件都有提供硬件设计指南，以及CheckList文档，官网（http://www.anlogic.com）有下载。也可以向FAE寻求支持。
400-9268-368