返回官网

FAQ专区

搜索
已选条件：
  • 器件
移除所有
  • wwl
    2023-06-21 09:44:16
    PH1A系列芯片有集成ADC模块吗
    官方回复：

    您好，我们的PH1A内部有集成一个电压和温度测量模块（PVT），但是该模块无外部信号测试入口，不支持测试板上其他信号。

  • 滕亮华
    2023-06-09 17:22:49
    EG4X系列FPGA是否支持通过用户逻辑实现带内升级？
    官方回复：

    您好，该器件是可以支持的，可以用户直接逻辑调用MSPI这几个引脚，使用SPI协议访问FLASH。

  • 钱强
    2023-05-22 17:22:42
    1- 开发板和仿真器如何购买？
    2- 硬件设计最小系统板原理图从哪里下载？
    官方回复：

    您好，对于开发板和下载器的购买我们有多种渠道，对于原厂购买可以通过 代理商渠道购买 销售与经销商-国产FPGA创新者 - 安路科技 (anlogic.com)；对于学校教学类开发板可以通过我们的第三方教育板合作方购买：实验板-国产FPGA创新者 - 安路科技 (anlogic.com)


    硬件设计最小系统参考图可以参考：

    image.png

  • 李旭
    2022-12-29 17:10:59
    EG4系列芯片也支持syn_ip_flow的保护功能吗？是否和软件手册一样，在最后一步添加的是 al_map_basic.v？
    官方回复：

    syn_ip_flow的功能不区分具体器件型号，由于软件版本差异可能导致生成的网表不兼容，所以建议添加al_map_basic.v补充网表中的原语

  • 孙学群
    2022-10-24 16:12:55
    使用ef2l45lg144b的ADC模块其中的VREF引脚是不是必选？如果不选，参考电压是多少？ADC0和ADC1能不能公用一个参考？如果能，应该怎么操作？
    官方回复：

    您好，如果使用ADC的话就必须使用外部VREF引脚。ADC0, ADC1的VREF引脚是独立提供的，不能共用一个。

  • 魏佳欣
    2022-10-12 13:40:57
    关于IO配置界面的packreg选项的具体含义是什么？是否有文档说明？
    官方回复：

    您好，PACKREG是指在逻辑中的输出的最后/输入的最前一级寄存器是否放在IO内部，将寄存器放在IO内部可以使输入输出的延时更可控，通常在存储器读写或者同步接口收发，建议将PACKREG设置为ON。

  • 童树卫
    2021-01-19 15:59:41
    最近项目使用fpga，想查找最合适的型号
    官方回复：

    安路科技量产和在研产品分为三个系列：高端PHOENIX（凤凰）、中端EAGLE（猎鹰）、低端ELF（精灵），具体器件的Datasheet可在官网（www.anlogic.com）查看、下载。也可以直接和我们联系，谢谢。


    联系我们：

    销售：400-9268-368（时间：09:00-18:00）  |  sales@anlogic.com    

    市场/媒体合作：marketing@anlogic.com


我要提问

400-9268-368