FAQ专区

首先按照正产流程将工程跑一遍，然后再选择TD软件界面Project->Export  tcl file for the flow，就导出了一键式编译脚本。

具体可以参考TD软件手册，导出TCL脚本章节。

支持，可以参考TD软件help下拉菜单中software userguide内容，约束例子如下：

set_inst_assignment {PLL_INST1} {location = x34y37z0;}

安路的TD软件支持回溯特性，但也是有条件的：同一个操作系统版本、同一个TD软件版本、同样的Verilog/VHDL代码、同样的约束（adc、sdc）、同样的TD软件属性设置，这几个条件满足的话生成的bit文件是一致的。

可以尝试打开TD，选择process->properties->Read Design->infer_add，调整该属性的开关。如果还没有解决，建议联系FAE。

安路提供3种调试工具

1. ChipWatcher：通过ChipWatcher，用户无需借助外部设备即可在线监测电路内部信号的变化情况。

在ChipWatcher 中，用户可同时添加多个信号，在设置信号的采样时钟、采样深度、触发条件及触发位置后，经过重新编译、下载和触发，即可查看到指定条件下的信号变化情况。

2. ChipProbe：使用ChipProbe 用户可 在不改变设计 的 情况下，将内部的一些信号 引出到 IO端

口，从而可 让用户用外部设备实时检查内部信号 的变化情况。

3. BRAM Editor：用户可以使用BramEditor从读取FPGA中的RAM数据，并可对这些数据进行修改，

修改后写进FPGA，即可看到实时改动效果。

这3种调试工具，更具体的操作细节可参考TD附带的《软件手册》，可从TD软件的Help/Software User Guide菜单里直接打开。

安路提供的开发套件全称是Tang Danasy，简称为TD。

当前TD软件一般自带6个月的免费的License，如果没有License或过期，可以向安路或者代理商的Sales、FAE申请获得。

在TD安装目录下的sim文件夹中包含了各个系列FPGA器件的行为模型描述文件，用户可自行在ModelSim里把描述文件编译为器件的库文件，然后在仿真时调用编译后的库文件即可。

支持RTL功能仿真和带延时的后仿真。

需要注意的是编写仿真激励需要调用glb()函数，具体可《 TD软件手册》，在TD菜单栏Help下拉菜单可直接打开。

TD内置ChipWatcher工具，支持设定触发条件，并抓取、显示FPGA内部信号。