Q

TD软件是否支持verilog,VHDL,Verilog和VHDL混合编译?

A

支持。

Q

安路工程怎么出一键式编译脚本?

A

首先按照正产流程将工程跑一遍,然后再选择TD软件界面Project->Export  tcl file for the flow,就导出了一键式编译脚本。

具体可以参考TD软件手册,导出TCL脚本章节。


Q

TD软件是否支持PLL、bram等的位置约束

A

支持,可以参考TD软件help下拉菜单中software userguide内容,约束例子如下:

set_inst_assignment {PLL_INST1} {location = x34y37z0;}


Q

TD每次运行完后bit文件是否一致的?

A

安路的TD软件支持回溯特性,但也是有条件的:同一个操作系统版本、同一个TD软件版本、同样的Verilog/VHDL代码、同样的约束(adc、sdc)、同样的TD软件属性设置,这几个条件满足的话生成的bit文件是一致的。

Q

mslice超标该如何解决?

A

可以尝试打开TD,选择process->properties->Read Design->infer_add,调整该属性的开关。如果还没有解决,建议联系FAE。

Q

使用Device Chain的SVF for SPI加载模式时,bg模式和rf模式有什么区别?

A

这两个选项的作用是不同的:

1. 勾选bg模式,烧写外部SPI Flash时,不中断当前FPGA里正在运行的逻辑功能;不勾选bg模式,烧写外部SPI Flash前,先停止当前FPGA里正在运行的逻辑。

2. 勾选rf模式,烧写外部SPI Flash完成后,会执行一条刷新指令,使FPGA立刻加载新的位流;不勾选rf模式,烧写外部SPI Flash完成后,不会执行刷新指令。


这里要注意的是,如果原有FPGA逻辑功能里会访问SPI Flash,即设置了persist_bit=0,就不能支持勾选bg模式的操作。


Q

安路软件如何获取?

A

安路的官方网址为:http://www.anlogic.com

官方网址提供了最新的文档和技术资料,以及TD软件的下载。

也可以直接向销售和FAE寻求支持。


Q

安路器件支持的调试方式有哪些?

A

安路提供3种调试工具

1. ChipWatcher:通过ChipWatcher,用户无需借助外部设备即可在线监测电路内部信号的变化情况。

在ChipWatcher 中,用户可同时添加多个信号,在设置信号的采样时钟、采样深度、触发条件及触发位置后,经过重新编译、下载和触发,即可查看到指定条件下的信号变化情况。

2. ChipProbe:使用ChipProbe 用户可 在不改变设计 的 情况下,将内部的一些信号 引出到 IO端

口,从而可 让用户用外部设备实时检查内部信号 的变化情况。

3. BRAM Editor:用户可以使用BramEditor从读取FPGA中的RAM数据,并可对这些数据进行修改,

修改后写进FPGA,即可看到实时改动效果。


这3种调试工具,更具体的操作细节可参考TD附带的《软件手册》,可从TD软件的Help/Software User Guide菜单里直接打开。