Q

在做硬件设计时,PH1器件中TRSTN(CFGBVS)管脚应该如何设计?

A

TRSTN应该通过上下拉电阻接电源和低,TRSTN通过1k下拉时可以进行FPGA的调试,通过4.7k或10k上拉时,可以进行FPGA  SERDES的调试。

建议外部上、下拉电阻都接上。


Q

PH1A100是否支持DDR3,DDR4

A

不支持

Q

PH1器件支持PCIe接口,请问是硬核吗?

A

PH1集成了一个高性能的PCIe硬核,支持x1、 x2通道,Gen1、Gen2、Gen3。