FAQ专区

可以，但PROGRAMN、INITN、DONE等信号的复用可能会导致重新加载等问题，不建议作为输入。但是可以作为输出管脚使用，并加上拉电阻。

安路器件的差分对可以通过ADC约束文件设置输出差分信号的，共模电压（VCM）和差模摆幅（VOD）,约束语句如下：

set_pin_assignment{clk_ref_m_fpga}{LOCATION=A3;IOSTANDARD=LVDS25;VCM=0.8;VOD=350m } 

参考文档《差分对的VCM和VOD设置指南》

需要mipi_io时，只需在代码中调用mipi_io这个模块，然后在ADC中将管脚约束真差分管脚的P端即可。参考文档《TN403_ELF2 MIPI接口用户指南 》。

EF2器件自带mipi_io，可直接支持mipi信号的接收、发送，其他器件也可以使用真差分管脚支持HS模式，配合普通IO支持LP模式。

是的，均可作为LVDS25 标准输入，最大输入频率为400 MHz(800Mbps)。

物理上是支持差分的P、N端都配置为单端输出，但如果对于输出时钟的相噪有较高要求，不建议输出混用，建议另一端电阻接地做屏蔽。

管脚名字中带“E”的PN对是伪差分管脚，不带“E”的PN对是真差分。E表示Emulated。

首先要看IO类型，支持真差分的IO内部具有100欧姆匹配电阻，而伪差分IO内部没有匹配电阻。具体请参考各个器件的Datasheet。

备注1：真差分IO可配置使用内部匹配，也可以外部匹配。 

备注2：差分输入摆幅超过500mv，必须使用外部匹配电阻。